Сочтены ли дни RDRAM? Детальный анализ технологии в сравнении с конкурирующими DDR и DDR II. Февраль 1998 года. Компания Rambus объявляет о результатах двухлетнего сотрудничества с Intel — завершена разработка нового интерфейса памяти — Direct RDRAM. Питер Мак-Вильямс, ведущий специалист Intel по архитектуре платформ, вещает: «Это важная веха в переходе от сегодняшней PC100 SDRAM к Direct RDRAM в начале 1999 года». Джим Хэнди, руководитель и аналитик из Dataquest’s Memories Worldwide Service, еще более категоричен: «Мы видим начало новой эры — эры Rambus-PC. Intel ясно дала понять, что будет использовать Rambus в будущих поколениях PC». Лидеры индустрии выстраиваются в очередь за лицензией Rambus — Fujitsu и Hitachi, IBM и Siemens, Samsung и Micron, Hyundai и LG, Texas Instruments и Toshiba… AMD заявляет о безоговорочной поддержке DRDRAM и обещает выпустить чипсет для своего процессора Athlon. Тринадцать производителей чипов памяти приступают к развертыванию производства. Характеристики новой памяти повергают в шок: 1,6 Гбайт/с пропускной способности с одного чипа, шестнадцать сдвоенных банков, частота передачи данных 800 МГц, — кажется, ничто не спасет безнадежно устаревшую PC100 SDRAM. Аналитики дают прогнозы: 50 процентов рынка памяти в 2001 году захватит продукция с логотипом Rambus. Статьи о Direct RDRAM в прессе полны оптимизма, порой доходящего до истерии. Прошло пять лет. Доля памяти Rambus на рынке DRAM составляет около 3% и непрерывно уменьшается; Intel сконцентрировалась на DDR и уже больше года не анонсирует новых чипсетов с поддержкой памяти DRDRAM. Пока еще можно купить новую плату на i850E; память PC800 и PC1066 все еще присутствует в прайсах многих фирм. Но с каждым днем привлекательность этих решений падает; сборщики ПК стремительно сокращают ассортимент машин, оснащенных DRDRAM. Кажется, что Pentium 4 с шиной 800 МГц (QP) и чипсеты i865/875 c двухканальной DDR400 способны окончательно похоронить технологии Rambus для PC. Тем временем появляются ростки надежды: SiS начинает поставки набора логики R658, первого чипсета с поддержкой DRDRAM не от Intel. ASUS, SiS и Rambus заявляют о своих планах по разработке четырехканального чипсета на базе PC1200 DRDRAM для Pentium 4 с шиной 800 МГц QP. В то же время Rambus смотрит в будущее — видимо, более отдаленное будущее, чем эпоха DDRII, демонстрируя значительный интеллектуальный потенциал и способность предлагать разработки, опережающие потребности индустрии на много лет вперед. Речь идет о совокупности технологий под названием «Yellowstone». Но начнем мы все-таки с рассмотрения «болезненного дитя» Rambus — DRDRAM. Direct RDRAM За время, прошедшее со времени анонса DRDRAM, вышло огромное число публикаций, описывающих принципы работы этой технологии и многочисленные результаты тестирования реальных систем. Здесь вы не найдете леденящих душу подробностей схем терминации или пошаговой инициализации контроллера — это не руководство для проектировщика системных плат. Мы сконцентрируемся на основных аспектах этой спорной технологии — преимуществах, которые слишком часто оборачиваются поражением (резюме выделены курсивом). Канальная архитектура Архитектура Direct RDRAM (так называемая система с длинным каналом) представлена на рис. 1. К контроллеру памяти Rambus (Rambus Memory Controller, RMC) через Rambus ASIC Cell (RAC) могут быть подсоединены до четырех каналов Rambus (Rambus Channel).В функции RAC входит синхронизация входящих в контроллер и исходящих из него сигналов. Канал Rambus — узкая шина всего из тридцати линий, в ней предусмотрены шестнадцать линий для передачи данных (плюс еще две линии для ECC), она поддерживает до 32 микросхем DRDRAM, или трех модулей RIMM (реально — до двух модулей). С обратной стороны канал Rambus терминируется серией сопротивлений. Каждая микросхема памяти DRDRAM независима, имеет шину данных, равную ширине канала — 16 бит. Канал синхронизируется с частотой от 267 до 533 МГц; за один такт происходит передача двух бит данных. Для хранения информации о параметрах чипов памяти на модуле имеется специальная микросхема SPD. Вот, собственно, и вся Direct Rambus DRAM. В принципе, канал Rambus — самодостаточная структура, и при желании можно разработать контроллер, поддерживающий более четырех каналов, проблема лишь в сложности и стоимости такого решения. Практически же были разработаны спецификации на контроллер RMC, работающий максимум с четырьмя каналами. Узкая высокочастотная шина обеспечивает отменный показатель «пропускная способность на вывод» (PBW), который у DRDRAM примерно вдвое выше, чем у DDR SDRAM. Это имеет особенно большое значение для многоканальных конфигураций, так как уменьшает число проводников, упрощает разводку сигнальных трасс и удешевляет системные платы. Скажем, для двухканальных чипсетов под Rambus и DDR ситуация такова: MCH (северный мост) чипсета i850E имеет 615 выводов, а у E7205 — уже 1004 вывода при почти идентичной производительности и функциональности. Высокая частота хороша еще тем, что цикл синхронизации очень короткий — 1,87 нс у PC1066 DRDRAM против 7,5 нс у PC2100 DDR, поэтому многие задержки, не связанные с обращением к ядру, занимают гораздо меньшее время. Об этом иногда говорят как о «тонкой гранулярности» (fine granularity) тактов. Почему же JEDEC, наиболее влиятельная организация по разработке стандартов памяти, продолжает цепляться за «устаревшую» 64-разрядную шину? Проблема здесь в том, что хотя сужение шины и вызывает уменьшение электромагнитной интерференции, она тем не менее возрастает пропорционально квадрату частоты — и с целью уменьшения наводок микросхемы DRDRAM упаковываются в более дорогие корпуса типа BGA; применяется восьмислойная плата модуля вместо шестислойной у DDR SDRAM. Далее, поскольку данные реально считываются из банков по широкой внутренней шине, а передаются по узкой внешней, необходимы высокочастотные мультиплексоры и демультиплексоры в чипах памяти и контроллере, на лету «упаковывающие» данные в высокочастотный канал и выполняющие обратные операции. То же самое с адресами — они преобразуются в пакеты, которые демультиплексируются и декодируются специальными схемами внутри чипов DRDRAM. Конечно, все это приводит к увеличению размера кристалла и снижению выхода годных микросхем. В итоге, при равных скоростных параметрах ядра, емкости микросхем и пиковой пропускной способности модуль RIMM всегда обойдется производителю заметно дороже, чем модуль DDR DIMM. Не менее важно, что усложняется не только память, но и чипсет, поскольку в нем тоже должны быть высокочастотные декодеры, мультиплексоры и демультиплексоры. Еще один минус — высокочастотная интерфейсная логика в микросхемах памяти рассеивает большую мощность, поэтому каждый RIMM с самого начала снабжался металлическим радиатором. Плохо, что по мере «взросления» технологии, роста частот и увеличения емкости чипов общее энергопотребление подсистемы памяти может стать серьезной проблемой. Для борьбы с тепловыделением были введены режимы пониженного энергопотребления — в точности как у процессоров — в случае простоев часть схем перестает тактироваться, и тепловыделение падает. Правда, еще никто не придумал, как с помощью подобной схемы уменьшить выделение тепла в режиме с максимальным быстродействием, а ведь именно ради скорости и создавалась DRDRAM. Хотя узкая высокочастотная шина («фирменная» особенность DRDRAM) может упростить разводку системных плат за счет уменьшения числа линий, тем не менее она приводит к значительному усложнению и удорожанию микросхем памяти по сравнению с альтернативными технологиями (DDR SDRAM, DDRII SDRAM) при той же пропускной способности. Модули и банки Первоначально (1998 год) были разработаны спецификации на «одноканальные» модули памяти PC800 с шириной шины данных 16 бит (18 бит ECC) и частотой синхронизации интерфейса 400 МГц. Их пиковая скорость передачи данных равна, таким образом, 1,6 Гбайт/с, а «результирующая частота» обмена данными — 800 МГц. Некоторое время выпускались также PC600 и PC700 RIMM, но скорость оставляла желать лучшего, а само их появление сильно смахивало на попытку утилизации отбракованных экземпляров PC800 — поначалу у большинства производителей выход высокочастотных чипов был весьма низок. В этих ранних модулях применялись микросхемы с 16 или 32 зависимыми банками памяти (16d, 2х16d) емкостью 128/144 и 256/288 Мбит. Слово «зависимый» в данном случае означает, что последовательный доступ к соседним банкам происходит с задержкой — они разделяют общие усилители уровня (Sense Amps); для извлечения максимума скорости из этой архитектуры был создан довольно хитроумный механизм избежания обращения к смежным банкам. Дело в том, что после чтения пакета данных ячейки памяти банка должны перезарядиться, а на это уходит время (RAS Precharge). Направляя запросы большому числу банков, хорошо спроектированный чипсет способен минимизировать эту латентность и повысить пропускную способность — пока одни банки будут перезаряжаться, из других будут считываться данные. Огромное число банков DRDRAM с самого начала считалось ее «джокером» в игре против SDRAM. Великолепно, но каждый банк требует дополнительных усилителей, декодеров и логики управления; площадь кристалла DRDRAM оказывалась примерно на 15% больше площади кристалла DDR SDRAM той же емкости, а это означает автоматическое увеличение стоимости. Очень скоро стало ясно, что цена и без того недешевой памяти превышает все разумные пределы, и с целью снижения себестоимости число банков было уменьшено до четырех (как в SDR/DDR SDRAM). Так на свет появились чипы 4i (четыре независимых банка). На все модули, сертифицированные для работы с частотой 533(1066) МГц — PC1066 и RIMM 4200, устанавливаются именно эти чипы. Насколько снижение числа банков ухудшило производительность? Весьма незначительно, и вот почему. Микросхемы SDR/DDR SDRAM имеют разрядность шины данных в несколько раз меньше, чем разрядность модуля, — скажем, 8 или 16 бит; при запросе контроллера каждый чип занят обработкой части запроса. Поэтому общее число независимых банков невелико, и, хотя в типичном одностороннем модуле с восемью микросхемами присутствует 8х4=32 банка, общее число банков, которые может использовать контроллер, равно четырем. А как же обстоят дела у DRDRAM? Каждый чип, подключенный к каналу Rambus, работает независимо — и число банков, доступных RMC, равно числу банков во всех чипах памяти, подключенных к RMC. Например, при установке двух модулей 4i по восемь чипов в каждом мы получим 32 независимых банка. Между тем практика показывает, что дальнейшее увеличение числа банков приводит к мизерному росту пропускной способности — меньше 2%. Поэтому производительность реальных систем с модулями памяти из «старых» чипов 16d (2х16d) и «новых» 4i практически одинакова — конечно, при условии равной частоты синхронизации и настроек таймингов. Архитектура DRDRAM поддерживает во много раз большее число банков, чем DDR SDRAM, что при условии адекватной поддержки чипсетом может дать значительные преимущества в скорости. Ранние микросхемы DRDRAM обладали большим числом банков, но оказались слишком дороги в производстве, и были вытеснены современными более дешевыми чипами с четырехбанковой архитектурой. Благодаря независимой работе чипов памяти на канале Rambus общее число банков, доступных чипсету, суммируется по всем каналам и микросхемам, достигая нескольких десятков даже для четырехбанковых микросхем, поэтому сколь либо существенного падения производительности не происходит. Плохо то, что сделано это было слишком поздно — высокая цена DRDRAM успела отпугнуть производителей чипсетов и материнских плат, большинство производителей чипов памяти сделали выбор в пользу DDR SDRAM. Intel в это время уже «поставила крест» на DRDRAM. Расширение шины Расширение шины модуля — следующий шаг эволюции DRDRAM. Идея такова — оставив неизменной архитектуру и ширину канала, «спарить» и «счетверить» каналы памяти на одном модуле. На 32-битном RIMM, таким образом, «проложено» два канала Rambus, на 64-битном — четыре. На схеме 2 первый канал обозначен оранжевым цветом, второй — черным. Можно видеть, как канал, «начинаясь» от контроллера, пронизывает оба RIMM.Хотя топология шин, разумеется, полностью изменена, интерфейс остается тот же, и контроллер, разработанный для 16-битных RIMM, может успешно работать с новыми модулями. Поэтому, кстати, в платах на i850E, предназначенных для 16- и 32-битных RIMM (скажем, ASUS P4T533C и P4T533), используются одинаковые микросхемы «хаба контроллера памяти» MCH. Апогей технологии DRDRAM — четырехканальные 64-битные RIMM — полностью используют весь потенциал Direct Rambus. При частоте синхронизации 533 (1066) МГц пропускная способность этих устройств составляет 8,5 Гбайт/с — больше, чем полоса пропускания 800-МГц QP-шины Pentium 4 (6,4 Гбайт/с) и прототипов модулей DDRII 667 (5,2 Гбайт/с). Неплохо для разработки пятилетней давности! Но на этом история не заканчивается: недавно Rambus опубликовала спецификации на чипы и модули памяти с частотой синхронизации 600 (1200) МГц, и Samsung в ближайшее время начнет их поставки. В четырехканальной конфигурации это даст 10 Гбайт/с — двухканальная DDRII 533 (8,5 Гбайт/с) растоптана в пыль, см. рис. 3.Становится понятным решение SiS использовать в своем будущем чипсете четырехканальную PC1200 DRDRAM — ничего подобного по пропускной способности в чипсетах Intel для рынка PC не будет еще очень долго. Инженеры Rambus сделали свою работу на совесть — и пять лет спустя DRDRAM обеспечивает более чем достаточную пропускную способность. Но, как мы знаем, пропускная способность — это еще далеко не все. Латентность, зависящая главным образом от скорости ядра, может свести на нет весь эффект от гигантской пропускной способности. Ядро DRAM Для любой DRAM, включая FPM, EDO, DDR, RDRAM и т. д., скорость ядра — важнейший параметр, влияющий на быстродействие. Хотя с помощью высокопроизводительного интерфейса можно достичь высокой пропускной способности, латентность почти полностью зависит от скорости ядра. Ядро (core) — это сами однобитовые ячейки памяти, организованные в виде матрицы или решетки. В этой структуре адрес каждой ячейки задается двумя числами — номером строки и номером столбца. Для чего понадобилась такая организация? Очень просто — емкость микросхем DRAM составляет многие мегабайты, а поскольку к каждой ячейке понадобилось бы провести шину, чип вместо ячеек памяти в основном состоял бы из миллионов проводников, а разводка шины адреса стала бы почти невозможной задачей. К счастью, фирма Intel избавила нас от схемотехнического ада, подключив каждую ячейку в своем первом чипе DRAM к паре проводов — для адресации по строкам и столбцам. Кстати, это был вообще самый первый чип DRAM в индустрии, и с тех пор никто не смог создать приемлемую альтернативу этой схеме. Теперь посмотрим, как происходит чтение данных из памяти. В процессе считывания данных сначала указывается адрес строки (Row), что отмечается сигналом /RAS. После этого специальные усилители уровня считывают адрес строки, активизируя нужные ячейки памяти. На это уходит время — его обозначают RAS-to-CAS Delay, tRCD. Это первый важнейший «тайминговый» параметр, характеризующий скорость ядра памяти. Иногда активизацию ячеек на определенной строке называют «открытием страницы». Страница — это просто все ячейки памяти, подключенные к одной строке. Дальше указывается адрес столбца, что отмечается сигналом /CAS. Опять приходится ждать — теперь усилители должны выбрать данные из ячеек столбца; эту задержку обозначают tCAC, а для синхронной DRAM она называется CAS Latency, СL. После задержки CL на шине данных появляются данные по нужному адресу, и чипсет может приступить к их считыванию. Понятно, что чем меньше эти задержки (латентность), тем меньше процессор будет простаивать в ожидании данных, и тем быстрее будет общая производительность системы. На самом деле, величина задержек — скорость ядра ограничивается скоростью перемещения зарядов в конденсаторах ячеек памяти, поэтому задача ее увеличения лежит в области полупроводниковых технологий. Теперь сравним быстродействие различных DDR SDRAM и DRDRAM по одному параметру — tCAC (для наглядности приводим рис. 4), поскольку реальная производительность особенно сильно зависит от него.Для PC2100 DDR SDRAM с CL=2 tCAC равна 15 нс. У DDRII 533 CL=4 этот параметр, кстати, точно такой же. Для хорошей PC1066 DRDRAM c tCAC=7 тактам, что составляет 13,1 нс. Видите — латентность Rambus почти на 2 нс меньше! Хотя оба типа памяти в двухканальном режиме идеально подходят для систем с шиной 533 МГц (QP), в случае использования DRDRAM чипсет и процессор получат данные быстрее. Неудивительно, что i850E c высококачественной Direct Rambus DRAM нередко обгоняет E7205. Хорошо, давайте ускорим нашу DDR SDRAM — пусть теперь это будет PC2700 (DDR333). tCAC уменьшился до 12 нс — Rambus начинает проигрывать. Ядро PC3200 (DDR400) с CL=2 еще быстрее — tCAC равен 10 нс, что значительно меньше показателя DRDRAM. Настало время «разогнать» и Rambus — до 1200(600) МГц — ведь память именно такой частоты по планам Samsung должна сражаться против DDR400 в этом году. При семи циклах задержки время tCAC на этой частоте будет равняться 11,6 нс. Как видно, это на 1,6 нс больше, чем у самой лучшей DDR400 SDRAM. К слову сказать, большинство модулей DDR400, доступных на рынке, устойчиво работают лишь при CL=3, что дает время tCAC, равное 15 нс. Неудивительно, что производительность систем с такими модулями существенно ниже. Какой вывод можно из этого сделать? Direct RDRAM, долгое время лидировавшая по скорости ядра, отстает. Латентность теперь играет против Rambus, что в ряде случаев может оказаться критическим для систем, использующих DRDRAM 1200 МГц. Позиции Intel c чипсетами i865/875, использующими DDR400, выглядят очень сильными. Перспективы С технической точки зрения, DRDRAM была, есть и остается hi-end решением для подсистемы памяти, по крайней мере с точки зрения пропускной способности. С самого начала целью сотрудничества Intel и Rambus было создание быстрой памяти — и им это удалось. Плохо, что эта высокопроизводительная память — не совсем то, что нужно индустрии. Фактически, DRDRAM никогда не была универсальным стандартом, подобно SDR/DDR SDRAM, и никогда не сможет им стать. Смотрите — SDRAM можно найти везде, от мобильных телефонов и контроллеров холодильников до серверов с десятками процессоров и векторных суперкомпьютеров. Посмотрим на DRDRAM — и что же? Область применения, за редкими исключениями — рабочие станции, высокопроизводительные PС, игровые приставки и сетевые устройства — как раз те случаи, когда требуется быстродействующая подсистема памяти не слишком большого объема. Раскаленный радиатор RIMM в карманном ПК или ноутбуке? Абсурд. RDRAM в недорогом офисном компьютере? Зачем, когда такой же с DDR стоит на $100 дешевле и в типичных для этого класса машин приложениях всего на 10% медленнее. Для hi-end систем с гигабайтами RAM, чтобы получить требуемую пропускную способность, оказывается дешевле развести несколько каналов DDR, пусть даже с 64-битной шиной, потому что цены на модули RIMM высокой емкости просто запредельные. И дело тут не только в желаниях, скажем, Samsung, Elpida или Corsair снять сливки — таковы объективные характеристики DRDRAM. А как же наши «бунтовщики» — Samsung, SiS и ASUSTeK c четырехканальным чипсетом для 1200 МГц DRDRAM? Сегодня Samsung контролирует до 80% рынка чипов DRDRAM и имеет хорошо отлаженное производство, приносящее доход, и, конечно, компании хотелось бы и дальше продолжать выпуск DRDRAM. ASUSTeK Computer известна как крупнейший производитель hi-end материнских плат для рынка PC под DRDRAM, и было бы логично продолжить выпуск высокопроизводительных плат для этого типа памяти. SiS в последнее время испытывает снижение прибыли — и существует явное стремление проникнуть на рынок hi-end решений. Месяц назад была проведена реструктуризация, в ходе которой отдел, занимающийся разработкой графических чипов, был выделен в самостоятельную фирму. Сделано это было в том числе и с целью избавиться от негативного имиджа производителя медленных графических чипов. К сожалению, скорость R658, первого чипсета SiS для DRDRAM, пока разочаровывает: он проиграл как Intel 850E, так и чипсету SiS655 для двухканальной DDR SDRAM. Разочаровала как низкая скорость чтения из памяти, так и повышенная латентность, причем ситуацию не спасает даже увеличение частоты передачи данных DRDRAM до 1333 МГц (см. исчерпывающий отчет на www.ferra.ru/online/system/24864). Конечно, хочется верить, что SiS удастся улучшить свой контроллер памяти Rambus — но пока информацией об этом владеют лишь сами разработчики. Потенциально, применение четырехканальной 1200 МГц DRDRAM вполне может прибавить достаточно скорости, чтобы обогнать даже Intel 875P. Но хотя DRDRAM уходит из PC, она продолжает применяться в сетевых устройствах вроде коммутаторов Gigabit Ethernet — для буферизации пакетов — там, где нужна ее высокая пропускная способность. Объем памяти в них редко превышает 512 Мбайт, и DRDRAM смотрится довольно привлекательно. Тем временем, пока объемы продаж чипов DRDRAM плавно падают, Rambus занята созданием нового интерфейса, способного поднять производительность как минимум в четыре раза. Речь идет о Yellowstone. Yellowstone Вероятно, мы никогда не сможем вставить модуль памяти с интерфейсом Yellowstone в ПК, рабочую станцию или сервер. Новейший интерфейс памяти Rambus создается с прицелом на сетевые и графические приложения — с чрезвычайно высокими требованиями к пропускной способности. Сейчас создание Yellowstone еще не завершено, но известны основные технологии, на которых он будет базироваться. DRSL Differential Rambus Signaling Levels — DRSL — потомок RSL, сигнального протокола, применяемого в DRDRAM. Разность логических уровней в DRSL уменьшилась в четыре раза и составляет 0,2 В вместо 0,8 В в RSL. Интересно, что интерфейс Yellowstone, в отличие от DRDRAM — двунаправленный. Двунаправленная шина памяти выглядит дорогостоящим излишеством на PC, но очень полезна для сетевых и видео приложений; это сразу раскрывает назначение Yellowstone (см. рис. 5).ODR Yellowstone будет использовать передачу 8 бит за такт, используя технику Octal Data Rate, ODR. При частоте синхронизации 400 МГц «эффективная» частота передачи данных составит 3,2 ГГц, причем в дальнейшем будет возможно повышение частоты как минимум вдвое. На самом деле, ODR — разновидность техники DDR. Частота 400 МГц, создаваемая внешним генератором, внутри чипов будет умножаться до 1600 МГц, и по фронту/срезу синхросигнала такой частоты и будет происходить передача данных (см. рис. 6).FlexPhase Название «FlexPhase» можно перевести как «адаптируемая фаза». Наверное, это самая загадочная из трех составляющих Yellowstone (см. рис. 7). Ее назначение — автоподстройка фаз сигналов данных и адреса для упрощения разработки межчиповых соединений.FlexPhase внутри чипа выравнивает данные по частоте, упрощая расчеты длин линий шин и проектирование печатных плат. Обещается, что ее действие не будет вносить задержек в работу интерфейса. Хочется верить, что интеграция этой технологии в микросхемы памяти не приведет к их значительному удорожанию. Уже существуют тестовые образцы чипов по техпроцессу 0,13 мкм, реализующие технологию FlexPhase. Ничего подобного мы еще не встречали. Потенциально, Yellowstone может предложить пропускную способность, превосходящую DDRII в четыре раза — с учетом двунаправленной шины. Однако не будем спешить с выводами до выхода финальных спецификаций. В свое время DRDRAM тоже выглядела как революционная и абсолютно недостижимая по скорости технология. Подчеркнем: даже если Yellowstone и станет самым быстрым интерфейсом DRAM, эта технология разрабатывается не для использования в ПК. Заключение Хотя DRDRAM не оправдала первоначальных надежд Intel и Rambus, она, тем не менее, нашла применение во многих областях. Rambus в сотрудничестве с Samsung довольно успешно развивает DRDRAM, и она до сих пор способна обеспечить пропускную способность, перекрывающую потребности шины любого современного 32-разрядного процессора Intel. Однако чувствуется усталость и увядание. Частоты растут намного медленнее, чем у конкурента — DDR SDRAM, для требуемого уровня производительности требуется уже максимальная, четырехканальная конфигурация. Но Rambus, получая львиную долю дохода от продаж DRDRAM, не спит — разрабатываются новые быстродействующие интерфейсы. Помимо Yellowstone, интерфейса памяти следующего поколения, создается другая важнейшая технология Redwood — универсальная параллельная шина, способная бросить вызов HyperTransport и PCI Express. Cможет ли Rambus одержать победу в схватке с влиятельным консорциумом HT, включающим nVidia и AMD, и корпорацией Intel? Об этом — в другой раз.